-
關于電氣設計軟件的調(diào)查
看見論壇大家好像都在用天正，我們院剛剛統(tǒng)一改用北京博超的電氣設計軟件，是以autocad2005為開發(fā)平臺的，小弟剛進入電氣設計行業(yè)，不知道這方面的設計軟件到底由哪些區(qū)別，哪個用的更多，各有什么優(yōu)缺點呢？謝謝～～
-
圖解高頻電路設計與制作
圖解高頻電路設計與制作+市川+290頁+42.9M.part1.rar
-
解擾電路之電路設計論文
1擾碼和解擾原理 同步擾碼的實質(zhì)是讓輸入比特與隨機數(shù)產(chǎn)生器所產(chǎn)生的一位隨機比特進行異或來產(chǎn)生擾碼的輸出比特，其原理如圖1所示。JESD204B協(xié)議規(guī)定的擾碼方式需采用自同步擾碼方式，自同步的擾碼與解擾電路結(jié)構(gòu)如圖2所示。可見，對于自同步串行擾碼，每次擾碼輸出都是由移位寄存器第13位和第14位比特進行異或，得到的結(jié)果再與輸入比特值進行異或而得到的。由于傳輸層數(shù)據(jù)成幀之后，往往是以8位或16位數(shù)據(jù)進行并行傳輸?shù)?，所以必須在串行擾碼的基礎上，設計8位并行或16位并行的擾碼與解擾電路。下面將在串行擾碼表達式的基礎上推導并行擾碼的邏輯表達式。串行擾碼每次只處理一個比特。在每個時鐘周期，移位寄存器只移一位［3］。對于串行擾碼，假設此刻輸入比特是bn，輸出比特是an，則移位寄存器s0中存儲的比特是an－1，依此類推移位寄存器s14中存儲的比特是an－15，因此an=bn+an－14+an－15。則下一個時刻的輸入比特是bn+1，輸出比特
-
電流測量之電路設計論文
1電流測量 電流測量通路使用繼電器進行電流通斷控制,在電流通路串聯(lián)電阻,將電阻兩端的差分電平與電流取樣芯片AD8218的差分輸入連接,AD8218放大增益為20V/V,具有出色的共模輸入抑制能力,本設計采用80mV內(nèi)部基準電壓源,可對2A以下電流進行采樣測量;AD7920是12位串行ADC芯片,具有輸入過載保護功能,通過單片機對各通路進行選擇,并根據(jù)芯片的串行時序進行數(shù)據(jù)通訊,電流測量通路示意圖如圖1。 2固化程序 本電路作為USB從設備,與計算機程序采用問詢-應答的方式進行通訊。電路的USB通訊協(xié)議、電流測量等基本功能由單片機程序模塊實現(xiàn),各通路電流的輪詢測量等邏輯功能由計算機程序編程實現(xiàn)。單片機程序除了對端口、時鐘、寄存器等資源進行必要初始化之外,主要負責US
-
誠創(chuàng)CCES2010電氣設計軟件
誠創(chuàng)官方消息，誠創(chuàng)公司正在測試最新的電氣軟件，兼容所有AUTOCAD的操作習慣。完美嶄新的繪圖方法，使會用CAD的工程師，不用擔心學習軟件的麻煩。
-
ＭＳＴ２００５設計軟件
共享使用
-
see electrical電氣設計軟件
最近用到see electrical 這款軟件，用起來挺方便的，可惜只有試用版，網(wǎng)上找了好多遍，可惜沒有破揭版的，有哪位知道的能給個下載地址嗎？
-
電氣設計軟件see electrical免費
有人需要see electrical軟件的嗎?我有see electrical電氣軟件免費下載地址，需要的給我留言，我會三天內(nèi)發(fā)給你下載地址！
-
施耐德電氣設計輔助軟件
本帖最后由 skyhacker 于 2013-6-5 15:19 編輯 節(jié)省時間-提高效率，設計優(yōu)化計算電纜尺寸 符合電氣安裝裝置標準IEC 60364和TR50480 優(yōu)化開關設備的選擇，斷路器選擇考慮選擇性和級聯(lián)全英文，得自己慢慢摸索
-
電氣設計制圖軟件PCSchematic14.05
PCSchematic14地址：http://www.pcschematic.com.cn/request.htm[localimg=600,450]1[/localimg]
-
電路設計中如何防止靜電放電?（下）
堡壘的作用 利用板級ESD，你可以嘗試建立一個堡壘，并在“護城河”上建立多個受控的接入點。連接到“城墻”之外的部分可以被廣義地分成幾個類別：協(xié)議受控的數(shù)據(jù)、低帶寬檢測和控制線以及高速接口。前兩個比較容易處理，第三個具有一定程度的挑戰(zhàn)性。讓這三部分免遭ESD破壞有幾種不同的方法。
-
電路設計中如何防止靜電放電?（上）
我們的手都曾有過靜電放電（ESD）的體驗，即使只是從地毯上走過然后觸摸某些金屬部件也會在瞬間釋放積累起來的靜電。我們許多人都曾抱怨在實驗室中使用導電毯、ESD靜電腕帶和其它要求來滿足工業(yè)ESD標準。我們中也有不少人曾經(jīng)因為粗心大意使用未受保護的電路而損毀昂貴的電子元件。 對某些人來說ESD是一種挑戰(zhàn)，因為需要在處理和組裝未受保護的電子元件時不能造成任何損壞。這是一種電路設計挑戰(zhàn)，因為需要保證系統(tǒng)承受住ESD的沖擊，之后仍能正常工作，更好的情況是經(jīng)過ESD事件后不發(fā)生用戶可覺察的故障。
-
電氣設計軟件的發(fā)展趨勢
現(xiàn)在電氣設計軟件發(fā)展的態(tài)勢如何？ jackywang
-
電路設計中的電流與線徑計算
在選擇導線或?qū)?PCB 布線時，要注意根據(jù)電流選擇合適的線徑（線寬），以免發(fā)熱量過大造成危險。
-
博超電氣光伏電站設計軟件介紹
光伏電廠設計平臺是以AutoCAD為基礎平臺進行二次開發(fā)的光伏專業(yè)設計軟件。
-
一文詳解單電源電路設計
知識點：單電源
-
設備控制器電路設計論文
為判斷設備應該工作在何種狀態(tài)，通過檢測USB總線上的狀態(tài)及其持續(xù)時間來確定。因此程序中設計使用了兩個計數(shù)器timer1和timer2，通過使用cleartimer1和cleartimer2兩個變量來靈活控制兩個計數(shù)器的計數(shù)，進而實現(xiàn)精確定時。圖2為工作模式控制電路的狀態(tài)轉(zhuǎn)換圖，主要實現(xiàn)4個主要功能：高速握手(highspeedhandshake、設備掛起(suspend)、掛起恢復(resume)、復位檢測。 1高速握手 USB2.0設備連接到主機后，主機給設備供電并發(fā)送復位信號復位設備，之后設備進入全速模式工作，由圖2所示在fullspeed狀態(tài)檢測到SE0(linestate[1:0]=00)持續(xù)2.5μs后,高速握手開始，設備控制器進入sendchirp狀態(tài)，設備向主機發(fā)送一個持續(xù)時間大于1ms的K(linestat
-
多普勒頻移電路設計論文
衛(wèi)星信號的捕獲作為整個接收機基帶信號處理的前提，其捕獲信號的準確與速度對后續(xù)的基帶信號處理有至關重要的作用。接收機中信號的捕獲可以認為是一個二維的搜索過程，包括從偽碼相位方向的搜索和從多普勒頻移方向的搜索[2]。其中從多普勒頻移方向的搜索，由上述分析可知，多普勒頻移的最大搜索范圍是±10kHz，它通過本地產(chǎn)生載波，并調(diào)節(jié)本地載波的值與輸入信號相乘，從而去除輸入信號中的高頻載波分量。MATLAB仿真結(jié)果如圖1所示。圖1為算法的驗證示意圖，橫軸代表800個數(shù)據(jù)點，縱軸代表數(shù)據(jù)的值。圖中基帶數(shù)據(jù)信號為C/A碼，調(diào)制信號為載波和C/A碼調(diào)制后的信號，按照本設計算法，在本地產(chǎn)生的載波和信號中的載波頻率相位均一致的情況下，解調(diào)結(jié)果如圖1的第3個波形，為只含C/A碼的基帶數(shù)據(jù)；圖中的第4個波形為本地載波與信號載波同相的情況下相乘但未做后續(xù)處理的結(jié)果；圖中第5、6個波形為當本地載波為信號中載波頻率一半時，需解調(diào)兩次的結(jié)果。由該MATLAB仿真圖可知，該算法設計方案是可行的。下面進行具體的
-
ABS系統(tǒng)與高速電路設計論文
1高速電路的概念 一般覺得倘若數(shù)字邏輯上的電路頻率上升到甚至越過45MHz到50MHz并且作業(yè)時超越這個頻率的電路已占整個電子系統(tǒng)的相關數(shù)值這樣的電路就是高速電路。 2高速電路的分布 在運用高速電路時由于作業(yè)的次數(shù)增加頻繁披長也就比較短了些。波長和線路的長短相近那我們一定要將信號看作電磁波的波動。換一種說法就是由集成電路方面轉(zhuǎn)向分布電路方面。在研究高速電路中肩的地方需要運用電磁學的理論肖頻率到達怎樣的限度需要運用這個理論這是一個沒法解決的問題。如此說來是不是就真的不可以解決?這也并不是這樣還是有一個標準可以參考的:在信號發(fā)生變化時如果信號沒有傳送到最末端再反射回來那就可以想到電磁波的效應了。在研究傳輸線時應該牢記的一個點就是阻抗匹配”。阻抗匹配的意思就是信號輸出、